

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61000992 A

(43) Date of publication of application: 06.01.86

(51) Int. CI

G11C 7/00 G11C 11/34

(21) Application number: 59122371

(22) Date of filing: 14.06.84

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

WATARI SHIGERU


(54) SEMICONDUCTOR MEMORY

(57) Abstract:

PURPOSE: To vary the bit constitution of a memory by reading and writing selectively data from and on plural memory cell arrays having the same word and bit constitutions.

CONSTITUTION: Since there are two memory cell arrays 1 having the constitution of (8k words)x(4 bits), this memory has the 64k-bit storage capacity as the whole. In case that this 64k-bit RAM is used as a memory having the constitution of (8k workds)x(8 bits), a selecting signal 23 and a -CS signal 8 are set to the low level to turn off a bus connection switch 16, and the 8-bit width (D₀WD₇) is secured with respect to a data bus. Switching between input buffers 11 and 14 and output buffers 12 and 15 is performed by a -WE signal 9. In case that data of the 4-bit width is handled, that is, the memory is used as an RAM having the constitution of (16k works)x(4 bits), the selecting signal 23 is set to the high level, and the -CS signal 8 is set to the low level, and a data bus 10 of lower bits is used as the 4-bit data bus.

COPYRIGHT: (C)1986,JPO&Japio



⑲ 日本国特許庁(JP)

⑪特許出顧公開

⑫ 公 開 特 許 公 報 (A) 昭61-992

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)1月6日

G 11 C 7/00 11/34

6549--5B 7230--5B

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

半導体メモリ

②特 願 昭59-122371

②出 類 昭59(1984)6月14日

外1名

砂発 明者

渡 里

滋

門真市大字門真1006番地 松下電工株式会社内

⑪出 顧 人 松下電器產業株式会社

門真市大字門真1006番地

四代 理 人 弁理士 中尾 敏男

朔 細 書

1、発明の名称

半導体メモリ

2、特許請求の範囲

同一のワード数とピット幅を有する複数個のメモリセルアレイと、前記メモリセルアレイと同じピット幅を有する複数個のデータバスと、前記データバスの入出力バッファを選択的に活性化する 手段と、前記データバスを相互に選択的に接続する手段とからなることを特散とする半導体メモリ。

3、発明の詳細な説明

産業上の利用分野

本発明はLSIメモリの回路構成に関するもの である。

従来例の構成とその問題点

近年ISIメモリでは高速・大容量化が図られると共に、メモリのビット構成の多様化がなされつつある。1,4,8ビット構成のメモリが、それぞれダイナミック及びスタティックRAMにおいて開発されているが、その構成は固定されたも

のであって自由にビット構成を変更できなかったo 以下に従来のLSIメモリ(64KビットRAM) の回路構成について第1図と共に説明する。第1 図において、1はメモリセルアレイであり8Kワ ~ド×8ピット構成になっている。2は8Kワー ドのアドレッシングを行なうためのアドレスバス であり、A_O ~A₁₂ の13本のアドレス線で構成 される。3はBビット幅のデータバス($D_{O}\sim D_{7}$) であり、データの入力パッファ4と出力パッファ 5はそれぞれ制御線6及び7によって制御されるo 制御線6及びての信号は、チップセレクト信号8 (CS)及びライトネーブル信号9(WE)から作ら れ、WE信号によってデータのライトモードとリー ドモードの切換えが行なわれる。従って、データ は常に8ビット単位でリード・ライトされる事に なる。

この様に上記の例では、RAMのビット構成が Bビットに固定されているため、他のビット構成 例えば4ビット構成のデータをリード・ライトし ようとすればアドレス空間は8Kワードに固定さ れているのでもKゥード×4ビット=32Kビットの配徴容量(64Kビットの半分;しか治用できず、非常に利用効率が悪いという問題点を有してやり、システムのデータバスのビット構収見合ったビット構収のRAMをそれぞれ使わなければならなかった。

発勢の目的

本発頭はこの様を能来の問題に対し、 1.8 1 メ モリのビット構成を固定的なものから可能にし、 扱うデータのビット幅に対応してメモリのビット 機能を選択することを目的とする。

発明の裸成

本発明は、同一ワード及びビット構成からなる 被数個のメモリセルアレイを選択的にリード・ラ イトする事で、メモリのビット構成を研変にした ものである。

実施例の説明

第2回は本発明の一実施例における1819モ りの四略構成を示し、従来例と共通の構成要素の 番号は無1回と何じである。1位8Kワード×4 ビット構成のメモリセルアンイであり、これが2 狙あるので全部でも4 K ビットの影響容量を有する₆

を担のメモリセルアレイのアドレッシングを行 なりために共通はアドレスバス2(Ao~An2)を 使 9 o ፣ ロは下性・ビット解のデータベス(Do~Do)であり、入力バッファ1 1 及び出力バッファ1 2 に終続される。同様に1 3 は上性 4 ビット解のデータバス(Da~Do)であり、入力バッファ1 4 及び出力バッファ1 6 に接続される。1 6 はデータバスの下並 4 ビットを上位 4 ビットをそれぞれ 接続する為のスイッチであり、制御線 2 1 により 制御される。

入力パッファ11,14とはそれぞれ制御線17,12代より制御され、一方出力パッファ12,15 はそれぞれ制御線18,20代より制御される。 上記17~21の制御線は、チップをレクト倡号 は(CS)とライトイネーブル個号を(WE)の総合 せとアドレス拡張のためのアドレス信号22(A₁₃) とデータのビット階を9ビットと4ビットとで切

換える為の選択信号23(4/8 Select)の観 企せでもって制御される。

このもみなどから収入Mをもよりード×日とから構成で使う場合には、無状能号2名とで、CS 信号 Bをローレベルにすれば、バス接続スイッチ1名・は OFF状態に立るのでデータバスはロビット値(Do~Do)が機体されるの人力バッファ11.14 及び出力がッファ12.14 などの切換えが行をわれる。例えば WE 自然ローレベルになると入力パッファ11.1 14がイネーレベルになると入力パッファ11.1 14がイネーレベルになると入力パッファ11.1 14がイネービットのデータは、共通のアドセンスによびのデータは、共通のアドセンスによるので、データバスにの両一番地に書きたインルにするの(タイトモード)進に、WE 信号のデータはれたメモリセルアレイ内の両一番地に書きたイレベルにすればデータバスにおビット幅のデータを民人がの能外出せる(リードモード)。

一方4ビット駅のデータを扱いたい場合、すな わち10kワード×4ビット構成のRAMとして 使うときは、選択信号23をハイレベル CS & ては下位の方10を使うことにする。アドレス拡張用のアドレス信号22(以下A₁₈と記す。)をローシベルにすればバス接続スイッチ16及び上では4ビットバスの入力パッフッ14、助力パッファ15はOFF 状態になるため、4ビットデータは入力パッファ11、出力パッファ12を介して3人のでは、下位4ビットパスの入力パッファ11、出力パッファ12はOFF 状態になるため、4ビットデータは入力パッファ14・出力パッファ18を介して3K7ップがもう一方のメモリモルアレイにリード・ライトされる。

以上の本実施例だまれば、記憶容量が64KビットのBAWを6Kワード×8ビット構成だけでなく16Kワード×4ビット構成としても使うととができる。

発明の効果

ルフレイと同じビット幅のデータバスを入出力パッファを介してセルアレイと概然し、その入出力パッファを選択的紅箔性化すると共化データバスを知豆に選択的紅袋便することで、衝望のビット幅のデータボアドレスバスによって指定された智地化リード・ライトできる。従って、本難明にかかる半導体メモリを使えば、データのビット解が変えられるので、ヨビットバスにも4 ビットバスにも接続可能であり、しかもメモリの記憶容量を無駄なく使うことができる。

この様性、本発明はデータのビット値が選択可能で汎用性に審み、しかもメモリの使用効率の易い単導体メモリを実現しらるものである。


▲、図頭の簡単を説明


第1図は従来のL81メモリの回路機成園、第 2図技本発明の一実施例のL81メモリの回路機 成園である。

1……メモリセルアレイ、11,14……入力 バッファ、12,15……出力バッファ、13~ 21……制御鞭、10……下佐4ビットデータバ ス($D_{O} \sim D_{S}$)、18……上位4ビットデータバス($D_{4} \sim D_{7}$)、18……バス接続スイッチ、22 ……拡張アドレス(A_{12})、28……ビット福選 軟(4/8 Seleat $\}_{O}$

代理人の氏名 弁理士 中 境 敏 男 澄か1名

年 1 茨





į